书目信息 |
题名: |
纳米数字集成电路的偏差效应分析与优化
|
|
作者: | 靳松 , 韩银和 著 | |
分册: | ||
出版信息: | 北京 清华大学出版社 2019.06 |
|
页数: | 181页 | |
开本: | 24cm | |
丛书名: | ||
单 册: | ||
中图分类: | TN431.2 | |
科图分类: | ||
主题词: | 纳米材料--数字集成电路--研究 | |
电子资源: | ||
ISBN: | 978-7-302-52299-7 |
000 | 01369nam0 2200265 450 | |
001 | 1947996195 | |
005 | 20191016085559.55 | |
010 | @a978-7-302-52299-7@dCNY69.00 | |
100 | @a20190627d2019 em y0chiy50 ea | |
101 | 0 | @achi |
102 | @aCN@b110000 | |
105 | @aak z 000yy | |
200 | 1 | @a纳米数字集成电路的偏差效应分析与优化@9na mi shu zi ji cheng dian lu de pian cha xiao ying fen xi yu you hua@e从电路级到系统级@dAnalysis and optimization on large-scale CMOS integrated circuits in the presence of parameter variability@efrom circuit-level to system level@f靳松,韩银和著@zeng |
210 | @a北京@c清华大学出版社@d2019.06 | |
215 | @a181页@c图@d24cm | |
330 | @a本文的主要内容涉及了在纳米工艺下较为严重的晶体管老化效应-负偏置温度不稳定性和制造过程中引起的参数偏差。介绍了参数偏差效应产生的物理机制及对电路服役期可靠性的影响,并提出了从电路级到系统级的相应的分析、预测和优化方法。 | |
333 | @a数字集成电路、逻辑集成电路研究人员 | |
510 | 1 | @aAnalysis and optimization on large-scale CMOS integrated circuits in the presence of parameter variability@efrom circuit-level to system level@zeng |
517 | 1 | @a从电路级到系统级@9cong dian lu ji dao xi tong ji |
606 | 0 | @a纳米材料@x数字集成电路@x研究 |
690 | @aTN431.2@v5 | |
701 | 0 | @a靳松@9jin song@4著 |
701 | 0 | @a韩银和@9han yin he@4著 |
801 | 0 | @aCN@bLNBF@c20190627 |
905 | @a241250@dTN431.2@e23 | |
纳米数字集成电路的偏差效应分析与优化:从电路级到系统级=Analysis and optimization on large-scale CMOS integrated circuits in the presence of parameter variability:from circuit-level to system level/靳松,韩银和著.-北京:清华大学出版社,2019.06 |
181页:图;24cm |
使用对象:数字集成电路、逻辑集成电路研究人员 |
ISBN 978-7-302-52299-7:CNY69.00 |
本文的主要内容涉及了在纳米工艺下较为严重的晶体管老化效应-负偏置温度不稳定性和制造过程中引起的参数偏差。介绍了参数偏差效应产生的物理机制及对电路服役期可靠性的影响,并提出了从电路级到系统级的相应的分析、预测和优化方法。 |
● |
相关链接 |
正题名:纳米数字集成电路的偏差效应分析与优化
索取号:TN431.2/23
 
预约/预借
序号 | 登录号 | 条形码 | 馆藏地/架位号 | 状态 | 备注 |
1 | 1841476 | 218414767 | 样本书库/ [索取号:TN431.2/23] | 在馆 | |
2 | 1841477 | 218414776 | 理科库/3111370402/ [索取号:TN431.2/23] | 在馆 | |
3 | 1841478 | 218414785 | 理科库/3111370402/ [索取号:TN431.2/23] | 在馆 |